近日，芯片巨頭Intel終于宣布其10nm芯片有望在2019年下半年開始出貨。摩爾定律發(fā)展到今天已經(jīng)失效，這些年來，Intel在10nm工藝制程上一直發(fā)展不順利，近乎難產(chǎn)，以至于從2015年發(fā)布Skylake架構芯片以來，該公司一直在14nm工藝上修修補補，甚至有傳言稱Intel內(nèi)部已完全放棄10nm計劃。

所幸，Intel宣布明年將推出下一代Sunny Cove架構的酷睿(Core)與至強(Xeon)芯片。

據(jù)了解，Sunny Cove是一種基于10nm工藝構建的增強型微架構，但Intel推出的并非是完全體的10nm芯片，而是通過Foveros技術將不同性能、不同部分封裝在一起，僅高性能部分使用10nm工藝制程。

Foveros是一種邏輯芯片3D堆疊技術，之前已經(jīng)應用在存儲芯片上，但用在CPU上仍有困難。Foveros技術允許將復雜的邏輯芯片堆疊在一起，從而提供更大的功能，使處理器不同部分的組件與相應的制造工藝匹配。

例如，高性能CPU內(nèi)核可能構建在性能最高的10nm工藝上，但集成USB、Wi-Fi、以太網(wǎng)、PCIe的I/O連接部分不需要這么高的性能，采用14nm甚至22nm工藝可能更有意義，因為其性能足夠，但功耗和成本要低得多。

Foveros意味著處理器可以按照不同的制程集成這些組件，這些不同的組件可以并排緊密包裝在一起，實現(xiàn)更高的密度和更小的芯片面積。

芯片在完成前期的設計和之后，將交由芯片代工廠進行流片，再往后便是封裝和批量生產(chǎn)。目前，比較知名的芯片代工廠包括Intel、三星、臺積電以及格羅方德這樣的公司。

自1995年以后，半導體制程工藝水平從500nm、350nm、250nm一直進化到如今的28nm、10nm以及7nm。目前，多數(shù)代工廠都在大力投入7nm生產(chǎn)線，相關的樣片也已經(jīng)流片成功。

所謂制程納米，是CMOSFET晶體管閘極的寬度，即閘長。閘長可以分為光刻閘長和實際閘長。由于在光刻中光存在衍射現(xiàn)象以及芯片制造中還要經(jīng)歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻閘長和實際閘長不一致的情況。

另外，同樣的制程技術下，實際閘長也會不一樣。Intel在10nm制程上與對手進行的以下對比便足以說明問題。

閘長越短，有兩大好處：一是提高晶體管密度，在同樣大小的硅晶圓制造更多的晶體管，運算能力會更強;另一個好處是降低功耗，因為閘長決定了電流通過時的損耗，寬度越窄，功耗越低。

這也是為什么眾多芯片設計商要采用更先進的制程工藝的原因，但將真實需求、投入成本、技術成熟度引入進考量體系的話，很多芯片設計企業(yè)并不會一味去追求最新的制程工藝，他們會選擇在具體時間節(jié)點上性價比最高的工藝。

根據(jù)咨詢公司Gartner的推算，10nm芯片的總設計成本約為1.2億美元，7nm芯片則為2.71億美元，較10nm高出兩倍之多，所以并不是所有企業(yè)都能追逐最新的工藝。

智能駕駛芯片企業(yè)所選擇的芯片制程工藝在12nm-40nm之間，策略是比較穩(wěn)妥而且保守的。

調(diào)研結論顯示，芯片制程工藝的發(fā)展所推動的性能提升與成本下降兩大趨勢在28nm工藝節(jié)點發(fā)生轉(zhuǎn)折，再往更先進的工藝做，成本不降反升。從商業(yè)上考量，對于一些民用的場景，比如智能汽車，28nm是性價比最好的一代技術。

2018年年初，全球領先的芯片代工廠臺積電宣布保留28nm工藝生產(chǎn)線，作為長周期、長壽命的技術，這代技術最穩(wěn)定，而且應用也非常廣泛。雖然目前的技術已經(jīng)進化至7nm，甚至是5nm。

當大廠和創(chuàng)業(yè)公司同時選擇一家芯片代工廠之時，未來相應的訂單生產(chǎn)優(yōu)先級也將產(chǎn)生一定的差異，好在目前這些企業(yè)選擇的芯片制程工藝重合度還沒那么高。

相關企業(yè)在接受調(diào)研時表示，以臺積電為例，他們在行業(yè)中還是很講規(guī)則的，要在臺積電進行芯片的流片和量產(chǎn)，需要申請一系列資質(zhì)，包括企業(yè)背景、技術以及產(chǎn)品未來的預測，同時對方還會來企業(yè)內(nèi)部做調(diào)查，最后才能確定是否為該企業(yè)開辟賬戶。